徒然なる日々を送るソフトウェアデベロッパーの記録(2)

技術上思ったことや感じたことを気ままに記録していくブログです。さくらから移設しました。

2017-04-05から1日間の記事一覧

FPGA 回路を合成すると遅延発生!

HDL

また不思議な現象に出くわしました。先日完成した VGA ディスプレイ回路 minosys.hateblo.jp に Vivado HLS で矩形描画回路を追加したところ、画面が激しく乱れる現象が発生。配線遅延のワーニングが出まくっているので、それのどれかが悪さを しているのだ…